📐 SISTEMAS DIGITALES · CUESTIONARIO

Cuestionario de Flip-Flops

Ingeniería · 3er – 4to Semestre · Circuitos Secuenciales

10 Preguntas
45 Minutos
2 Bloques
SISTEMAS DIGITALES
0/10
45:00

Cuestionario de Flip-Flops

Sistemas Digitales · Ingeniería · 3er – 4to Semestre

  • 1El cuestionario incluye 2 bloques de teoría seguidos cada uno de 5 preguntas (10 en total, selección aleatoria de un banco de 20).
  • 2Dispones de 45 minutos desde que inicias. El temporizador corre durante teoría y preguntas.
  • 3Solo tienes un intento. El número de identificación bloquea nuevos intentos.
  • 4Puedes navegar con los botones Anterior y Siguiente; las respuestas quedan guardadas en memoria.
  • 5Al finalizar verás tu puntaje y el detalle de aciertos y fallos por pregunta.
⚠ Si cambias de pestaña, minimizas la ventana o abres otra aplicación, el cuestionario se cierra automáticamente y el intento queda registrado con las respuestas hasta ese momento.
Ingresa tu nombre completo
Ingresa un número válido (6–12 dígitos)
📖 BLOQUE TEÓRICO 1 DE 2

Conceptos y los 4 Flip-Flops

Combinacional vs. Secuencial · SR · D · JK · T · Señal de reloj

Combinacional vs. Secuencial

En un circuito combinacional la salida depende únicamente de las entradas en ese instante — sin memoria, sin reloj. En un circuito secuencial la salida depende de las entradas actuales y del estado interno previo, almacenado en flip-flops. Además aparece una señal de reloj (CLK) que regula el instante exacto en que el circuito puede cambiar de estado.

En el flanco ascendente ↑ (CLK: 0→1) el FF captura las entradas y actualiza Q. Entre flancos, Q no cambia aunque cambien las entradas.

FF-SR — Set / Reset

S lleva Q a 1 (Set), R lleva Q a 0 (Reset). S=R=0 mantiene el estado. S=R=1 es condición prohibida.

SRQ(t+1)Operación
00Q(t)Sin cambio
010Reset
101Set
11XPROHIBIDO ⚠

FF-D — Data / Delay

Una sola entrada D. En cada flanco ↑, Q copia el valor de D. Elimina la condición prohibida del SR. El más usado en registros y memorias.

Q(t+1) = D

FF-JK

Mejora el SR: cuando J=K=1 la salida conmuta (Toggle) en lugar de quedar indeterminada. Sin condición prohibida — el más versátil.

JKQ(t+1)Operación
00Q(t)Sin cambio
010Reset
101Set
11Q'(t)Toggle

FF-T — Toggle

Derivado del JK con J=K=T. T=1 → Q conmuta. T=0 → Q se mantiene. Base de los contadores binarios.

T=0 → mantener  |  T=1 → conmutar
📖 BLOQUE TEÓRICO 2 DE 2

Tablas de Excitación y Diseño Secuencial

Tabla de excitación · Proceso de diseño · Contador módulo-4

¿Qué es la tabla de excitación?

La tabla de verdad responde: dadas las entradas, ¿cuál será Q(t+1)? La tabla de excitación responde la pregunta inversa: para pasar de Q(t) a Q(t+1) deseado, ¿qué entradas debo aplicar? Es la herramienta clave para diseñar contadores.

Excitación FF-D

La más simple: D = Q(t+1). La entrada debe ser exactamente el estado al que se quiere llegar.

D = Q(t+1)

Excitación FF-T

T = 1 si el estado cambia, T = 0 si se mantiene.

T = Q(t) ⊕ Q(t+1)
Q(t)Q(t+1)TInterpretación
000Sin cambio
011Conmutar 0→1
101Conmutar 1→0
110Sin cambio

Proceso de diseño secuencial

1. Especificación2. Tabla de estados (Q(t)→Q(t+1)) → 3. Tabla de excitación (¿qué entradas producen cada transición?) → 4. Ecuaciones (Karnaugh o inspección) → 5. Circuito.

Ejemplo: Contador módulo-4 con FF-T

Secuencia: 00→01→10→11→00. Aplicando T = Q⊕Q⁺:

Q1(t)Q0(t)Q1(t+1)Q0(t+1)T1T0
000101
011011
101101
110011
Resultado: T0 = 1 (constante)  ·  T1 = Q0. Circuito: FF0 con T0=VCC, FF1 con T1=Q0, CLK común. Sin compuertas adicionales.

Intento finalizado

Saliste de la ventana del cuestionario. El intento fue registrado automáticamente con las respuestas completadas hasta ese momento.

Tiempo agotado

Los 45 minutos terminaron. El cuestionario fue enviado con las respuestas registradas.